TinyTPU: SystemVerilog systolic array compiled to WASM, running live in browser - RTL golden-verified against numpy [P]

En 3 lignesTinyTPU est un réseau systolique 4×4 en SystemVerilog compilé en WebAssembly avec visualisation interactive dans le navigateur. L'outil permet d'observer l'exécution réelle du matériel : chargement des poids, flux diagonal de la matrice A, accumulation des sommes partielles. Trois niveaux pédagogiques : cellule MAC isolée, array complet 4×4, et tiling pour matrices plus grandes.

Résumé généré par Claude — vérifié par l'humain